Risc-V의 날 : Microchip, RiFi-V 하드 IP를 PolarFire FPGA에 추가

"PolarFire SoC"라고 불리는이 아키텍처는 Risc-V 전문가 인 SiFive와 협력하여 장치를 만들기 위해 "아키텍처는 멀티 코어 코 히어 런트 CPU 클러스터의 Linux 플랫폼에 실시간 결정 론적 비대칭 멀티 프로세싱 기능을 제공한다"고 말했다.

안전, 시스템 제어 및 신뢰할 수있는 실행 환경을위한 실시간 작동이 포함됩니다.

이는 CPU 분기 예측기를 끄고 레벨 1 캐시를 밀접하게 통합 된 메모리로 변환하여 모든 코어가 메모리 하위 시스템과 일관성을 유지하고 메시지 전달을 위해 일관성있는 메모리를 공유함으로써 달성됩니다.

4 개의 코어는 RV64GC 명령 세트를 실행합니다. 이를 모니터링하기 위해 다섯 번째 64 비트 Risc-V가 있으며 이번에는 RV64IMAC 명령 세트를 실행합니다. 다섯 개 모두 일관성있게 작동 할 수 있습니다.

기존의 PolarFire FPGA에서 Risc-V 버전은 DPA 방지 비트 스트림 프로그래밍, 탬 퍼링 방지, 암호화 바운드 공급망 보증, 물리적 복제 불가능 기능, 실제 난수 생성기 및 측면을 포함한 보안 기능을 상속합니다. 채널 저항 암호화 코 프로세서.

또한 Microchip에 따르면 프로세서는 보안 부팅 (128kbyte 부팅 플래시), 물리적 메모리 보호 및 모든 메모리에 단일 비트 오류 수정 및 이중 비트 오류 감지 기능이 있습니다. 이 회사는 또한 Spectre 및 Meltdown 면역성을 주장하고있다.

칩이 출시되기 전에 Antmicro의 Renode 오픈 소스 빌드-디버그 테스트 프레임 워크 소프트웨어를 사용할 수 있으며 Microchip은 HiFive의 'Unleashed Development Board'와 함께 실행하기 위해 'HiFive Unleashed Expansion Board'를 만들었습니다. Microchip은 다음 두 보드를 더빙했습니다. MPFS-DEV- 키트.

기존 PolarFire FPGA의 경우, Microchip에는 RV32I (정수) 명령어 세트를 실행하는 'Mi-V'32 비트 Risc-V 소프트 코어가 있으며 일부는 'M'(약간 / 분할), 'A'(원자 명령어) 또는 'F' (단 정밀도 부동 소수점) 확장.

Microchip은 지난주 런던에서 'RISC-V 시작하기'세미나에서 발표했습니다.